主讲专家：Rainer Leupers

专家介绍：

德国亚琛工业大学 教授

通信技术和嵌入式系统研究所(ICE)

主办单位：

工业和信息化部人才交流中心

比利时微电子研究中心（IMEC）

支持媒体：

EETOP、半导体行业观察，麦姆斯咨询

一、组织安排

时间：2016年9月5-7日（3天）

地点：北京大方酒店

地点：北京丰台区西客站南广场东侧大方饭店

报到时间： 9月4日16:00-17:00

报到时间： 9月5日 07:50-08:20

日程安排： 9月5日08:30举行开班仪式

日程安排： 9月7日17:00举行结业仪式

其余为讲座时间：09:00-12:00

其余为上课时间：14:00-17:30

专家介绍

●1997年德国多特蒙德工业大学荣誉毕业，获计算机科学博士

●1997-2001，多特蒙德工业大学嵌入式系统的总工程师

●2002年起，加入亚琛工业大学担任教授

●LISATek（现为Synopsys）和Silexica的创始人之一

●欧委会的专家，曾为不同的公司担任顾问

●任职多个顶级国际会议委员会，包括DAC, DATE, ICCAD

●任职于多个复合型研究项目的管理委员会，包括UMIC, TETRACOM，HiPEAC和 ARTIST

●MPSoC Forum 和 SCOPES的联合主席

●2000年和2008年DATE和2002年的DAC的最佳论文奖，以及多个行业奖项

●拥有处理器设计自动化技术的多项专利

●主要研究兴趣：软件开发工具、处理器架构和系统级的电子设计自动化，重点研究特定应用的多核系统

讲座内容

摘要

如今几乎所有的数字IC平台都基于灵活的可编程处理器内核，并趋向于基于由10-100内核组成的多核/众核架构。这一趋势正是由于高性能和功率/能源高效型的要求。特别是在竞争性嵌入式应用领域中，如智能手机、无线基础设施以及汽车，有关于底层硬件平台的功耗、能耗、时耗、设计成本和生产成本，都有严格的效率约束。对灵活性和效率的要求催生了异构平台架构，由现有（但部分可定制）IP核组成，比如RISCs、面向具体应用的自定义应用程序处理器，如DSP或安全加速器。此外，这些内核在复杂的片上互连和存储子系统架构上进行通信。这些趋势给信息通信技术系统和半导体产业带来了巨大的挑战。面对复杂性剧增的管理硬件平台设计，需要新颖的设计方法和工具，并需要优化系统和组件的性能、功耗和成本。此外，迁移遗留应用程序代码或固件，以及开发和调试高度并行硬件平台所需的新软件，会引起嵌入式软件生产率的显著差距。本讲座将以实践为导向，介绍各种先进的系统级设计方法，旨在使嵌入式系统工业工程师可管理好当前和未来的硬件 / 软件多核设备的复杂性，并能在更短的时间内实现可预测的和有竞争力的成果。

讲座大纲

●Embedded Multiprocessor System-on-Chip (SoC) architecture design

嵌入式多处理器SoC架构设计

○Introduction to present and future heterogeneous multicore SoC´s

介绍现在和未来的异构多核SoC´s

○Electronic System Level (ESL) SoC modeling and optimization

电子系统级SoC建模和优化

○Early HW/SW power estimation and optimization

早期硬件/软件功耗估算和功耗优化

●System Modeling and Virtual Prototyping

系统建模和虚拟原型

○Full system modeling

全系统建模

○Fast instruction set simulation

快速指令集仿真

○Parallel SoC simulation

并行SoC仿真

○Multicore SW debugging with Virtual Platforms

虚拟平台的多核软件调试

●Embedded Processor Design and Customization

嵌入式处理器设计和定制

○Architecture Description Languages (ADLs)

架构描述语言

○Instruction accurate modeling

指令精确建模

○Cycle accurate modeling

周期精确建模

○Example: LISA language based processor design

示例：基于LISA语言的处理器设计

○Advanced code profiling and instrumentation

高级代码分析和植入

●Embedded SW development for multicore HW platforms

多核硬件平台的嵌入式软件开发

○C compiler design for customized instruction sets

定制化指令集的C编译器设计

○Advanced embedded code optimization

高级嵌入式代码优化

○Multicore programming languages and tools

多核编程语言和工具

○Example: Heterogeneous multicore programming with Silexica SLX tool suite

示例：利用Silexica SLX tool suite的异构多核编程

●Demonstration of the multicore programming tools from Silexica (www.silexica.com), combined with a practical demo on one or two advanced R&D topics, e.g. system-level power estimation and optimization.

利用Silexica（www.silexica.com）的多核编程工具进行演示，并结合一两个先进的研发课题（例如系统级的功耗估计和优化）的实际演示。

二、费用

报名费4200元/人（含专家费、场地费、资料费、讲座期间午餐）；参会者交通、食宿等费用自理。

请于2016年9月2日前将报名费汇至以下账户，并在汇款备注中注明款项信息（第28期+单位+参会人姓名）。

户 名：工业和信息化部人才交流中心

开户行：中国工商银行北京公主坟支行

帐 号：0200004609004626666

三、报名方式

报名截止日期为2016年9月2日，采用以下方式：

1. 邮件报名（推荐）

报名回执表下载链接：

https://www.icplatform.cn/form

填写报名回执表并发送Word电子版至“国家IC人才培养平台”邮箱，邮箱地址：icplatform@miitec.cn，回执表文件名和邮件题目格式为：报名+第28期+单位名称+人数。

2. 微信报名

关注微信公众号“国家IC人才培养平台”（微信号：ICPlatform），并点击下方选项卡“在线报名”填写相关信息。

注：提交报名表并交纳报名费后方视为报名成功

四、住宿安排

为方便学员住宿与听课，提高服务水平，本次国际名家讲堂提供协议酒店预订服务，预订成功后，我们会代您预付保证金，且房间不可取消。

酒店名称：北京大方酒店

地 址：北京丰台区西客站南广场东侧大方饭店

协议价格：

标准双人房（不含早餐） 320元/间

标准大床房（不含早餐） 320元/间

请需要预订酒店的学员填写以下信息，并在9月2日17:00前，按照以下示例发送邮件至807316578@qq.com。

邮件题目格式为：第28期+预订酒店

邮件内容：姓名+性别+房型+入住时间+离店时间+手机号

酒店预订成功后的两个工作日内，会务组将向您发送确认回执邮件

预定酒店联系人：

夏恒 13611166770 807316578@qq.com

其他说明

1. 8月24日前报名成功的参会人，获赠中心“IC精英”精美水晶纪念品一份。

2. 中心将按照报名的先后顺序安排座位。

3. 中心将按照报名的先后顺序安排参会人住宿（协议价为320元/间/天，费用自理，预定酒店联系人：夏恒 13611166770 807316578@qq.com），若房间超出承载能力，晚报名的参会人，可能会被安排在周边酒店。

4. 发送报名表后，若3个工作日内没有收到中心的邮件确认，请来电告知。

5. 中心将在会议开始前的7个工作日内统一邮件发送报到通知，敬请留意。

工业和信息化部人才交流中心

王喆、温鑫宇、吴彦宁

电 话：010-68208717、68207883、68208716

传 真：010-68207863

E-mail：icplatform@miitec.cn