FPGA常见IP（FIFO，ddr3，qdrII +，aurora）的使用及设计技巧

2014/05/01 作者：水

2评论

阅读需 1 分钟

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

课程简介：

本课程针对FPGA中常用IP核，如FIFO，ddr3 controller，qdrII+ controller，aurora，RapidIO Gen2等在使用设计过程中遇到的问题和技巧进行归纳总结。内容包括：Verilog Coding过程常见的错误；ISE中将代码封装成IP核的方法；Standard FIFO和FWFT FIFO的应用比较；设计DDR3 SDRAM 控制器和QDRII+ SRAM控制器的注意事项；Aurora协议的关键技术；RapidIO Gen2 IP核开发例程。

注：成功购买该课程后，可以在课程学习页面免费下载《基于FPGA的数字信号处理(第2版)》电子书（第一小节）

基于fpga的数字信号处理(第2版).rar

描述：基于fpga的数字信号处理(第2版).rar

推荐器件

更多器件

器件型号	数量	器件厂商	器件描述	ECAD模型	参考价格	更多信息
5M240ZT100I5N	1	Intel Corporation	Flash PLD, 14ns, 192-Cell, CMOS, PQFP100, 16 X 16 MM, 0.50 MM PITCH, LEAD FREE, TQFP-100	ECAD模型下载ECAD模型	$6.8	查看
M1A3P1000-PQG208I	1	Microchip Technology Inc	Field Programmable Gate Array, 24576 CLBs, 1000000 Gates, 350MHz, CMOS, PQFP208		$393.19	查看
EP2C35F672I8N	1	Intel Corporation	Field Programmable Gate Array, 2076 CLBs, 402.5MHz, 33216-Cell, CMOS, PBGA672, LEAD FREE, FBGA-672	ECAD模型下载ECAD模型	$905.2	查看