moore8

课程目录

• 1
  查看详情

  SOC芯片设计基础

  8门课程 06小时25分钟

  • 1.1 Verilog与数字逻辑、FPGA内部结构、初识BRAM——神经网络加速器与SOC芯片设计（一）

    查看详情

  • 1.2 双端口RAM时序、利用双端口RAM的模块设计——神经网络加速器与SOC芯片设计（二）

    查看详情

  • 1.3 由SRAM到DRAM——神经网络加速器与SOC芯片设计（三）

    查看详情

  • 1.4 AXI4-lite协议解读，IP封装与总线挂载——神经网络加速器与SOC芯片设计（四）

    查看详情

  • 1.5 上板实验、AXI-lite从设备与波形抓取、搭建仿真环境——神经网络加速器与SOC芯片设计（五）

    查看详情

  • 1.6 AXI-lite协议细讲、寄存器访问的通路设计与GPIO——神经网络加速器与SOC芯片设计（六）

    查看详情

  • 1.7 RS485协议与基于FIFO收发的数据通路设计——神经网络加速器与SOC芯片设计（七）

    查看详情

  • 1.8 AXI4-HP总线（二）——神经网络加速器与SOC芯片设计（八）

    查看详情
• 2
  查看详情

  神经网络加速器设计

  11门课程 08小时33分钟

  • 2.1 DMA的工作原理与基于AXI-HP总线的DMA模块设计——神经网络加速器与SOC芯片设计（九）

    查看详情

  • 2.2 加速器中的访存模块与内部总线原理（上）——神经网络加速器与SOC芯片设计（十）

    查看详情

  • 2.3 加速器中的访存模块与内部总线的原理（下）——神经网络加速器与SOC芯片设计（十一）

    查看详情

  • 2.4 特征的内存映射方式、通用池化运算单元的功能需求与架构设计

    查看详情

  • 2.5 通用池化运算单元架构设计与工程实现——神经网络加速器与SOC芯片设计（十三）

    查看详情

  • 2.6 定点数运算与权重在内存中的排布方式——神经网络加速器与SOC芯片设计（十四）

    查看详情

  • 2.7 卷积运算的循环顺序修改与乘加器阵列映射——神经网络加速器与SOC芯片设计（十五）

    查看详情

  • 2.8 乘加器优化与卷积运算电路的架构设计——神经网络加速器与SOC芯片设计（十六）

    查看详情

  • 2.9 神经网络加速器与SOC芯片设计（十 七）

    查看详情

  • 2.10 神经网络加速器与SOC芯片设计（十 八）

    查看详情

  • 2.11 神经网络加速器与SOC芯片设计（十 九）-FPGA上板演示，Roofline模型与能效评估

    查看详情